硬件

2025-05-12

目录

CPU RISC-V

  • OpenXiangShan/XiangShan 开源高性能 RISC-V 处理器

  • unicorn-engine/unicorn Unicorn CPU仿真器框架（ARM，AArch64，M68K，Mips，Sparc，PowerPC，RiscV，S390x，TriCore，X86）

  • SI-RISCV/e200_opensource 蜂鸟 E203 开源处理器核心

  • Lichee-Pi/Tang_E203_Mini LicheeTang 蜂鸟E203 Core

  • riscv-mcu/e203_hbirdv2 开源 Hummingbirdv2 E203 RISC-V 处理器内核和 SoC 项目，它由中国大陆领先的 RISC-V IP 和解决方案公司Nuclei System Technology开发和开源。

  • mit-pdos/xv6-riscv xv6 是丹尼斯 · 里奇和肯 · 汤普森的Unix 版本 6 （v6）的重新实现。 xv6 松散地遵循 v6 的结构和风格，但使用 ANSI C 为现代 RISC-V 多处理器实施。

  • plctlab/writing-your-first-riscv-simulator《从零开始的RISC-V模拟器开发》配套的PPT和教学资料

  • cccriscv/mini-riscv-os 从零开始为 RISC-V 构建最小的多任务操作系统内核

  • plctlab/riscv-operating-system-mooc 《从头写一个RISC-V OS》课程配套的资源

  • darklife/darkriscv 一个晚上从零开始在 Verilog 实现 RISC-V cpu

  • ultraembedded/riscv RISC-V CPU 核心 （RV32IM）

  • ultraembedded/biriscv 32 位超级RISC-V Cpu

  • liuqidev/8-bits-RISC-CPU-Verilog 基于有限状态机的8位RISC（精简指令集）CPU（中央处理器）简单结构和Verilog实现。

  • https://github.com/litex-hub/linux-on-litex-vexriscv 使用 VexRiscv CPU 运行 Linux，这是一种 32 位的 Linux 功能 RISC-V CPU。

  • riscv2os/riscv2os 手把手帶你學習 RISC-V 到可以自製 RISC-V 處理器上的作業系統的電子書。

  • sgmarz/osblog 在 Rust 中编写 RISC-V 操作系统

  • SpinalHDL/VexRiscv FPGA 友好的 32 位 RISC-V CPU 实现

  • chipsalliance/rocket-chip 实例化 RISC-V Rocket Core 所需的 Rocket 芯片生成器。

  • riscv-boom/riscv-boom 伯克利乱序 RISC-V 处理器.一个可合成和可参数化的开源 RV64GC RISC-V 内核，用Chisel硬件构造语言编写。其重点是为研究创建一个高性能、可综合和可参数化的核心。当前版本的 BOOM 微架构（SonicBOOM，或 BOOMv3）与商用高性能无序内核具有竞争力，达到 6.2 CoreMarks/MHz。

  • ucb-bar/chipyard 具有有序内核、无序内核、加速器等的敏捷 RISC-V SoC 设计框架

  • ucb-bar/riscv-sodor risc-v isa 的教育微架构

  • pulp-platform/pulpino 基于RISC-V的开源微控制器系统 苏黎世联邦理工学院开发的32位RISC-V内核。可配置为使用RISCY或零风险内核。

  • riscv-software-src/riscv-tools RISC-V 工具（ISA 模拟器和测试）

  • YosysHQ/picorv32 尺寸优化的 RISC-V CPU.实现RISC-V RV32IMC 指令集的 CPU 内核。它可以配置为 RV32E、RV32I、RV32IC、RV32IM 或 RV32IMC 内核，并可选择包含内置中断控制器。

  • liangkangnan/tinyriscv 一个从零开始写的极简、非常易懂的RISC-V处理器核。

  • ucb-bar/riscv-mini Chisel 编写的简单 3 级流水线 RISC-V

  • openhwgroup/cva6 6 级、单期、有序CPU，它实现了64位RISC-V指令集。它完全实现了第I卷中指定的I、M、A 和C扩展：用户级ISA V2.3以及草案权限扩展 1.10。它实现了三个特权级别 M、S、U 以完全支持类 Unix 操作系统。此外，它还符合外部调试规范草案 0.13。

  • plctlab/PLCT-Open-Reports PLCT实验室的公开演讲，或者决定公开的组内报告 RISCV LLVM 等。

  • lowRISC/ibex 小型 32 位 RISC-V CPU 内核，以前称为 zero-riscy。用 System Verilog 编写的生产级开源 32 位 RISC-V CPU 内核。CPU 内核高度可参数化，非常适合嵌入式控制应用。Ibex 正在接受广泛的验证，并且已经看到多个流片。Ibex 支持整数 (I) 或嵌入式 (E)、整数乘除法 (M)、压缩 (C) 和B（位操作）扩展。

  • shawn110285/Cookabarra rv32im cpu 的训练目标实现，设计简单易懂。

  • risclite/ARM9-compatible-soft-CPU-core ARM9 兼容软 CPU 内核 ARMv4 兼容的 CPU 内核内置在可合成的 verilog 中。它可以在 MODELSIM 中启动 uCLinux 和 Linux。它具有很高的 Dhrystone 基准值：1.2 DMIPS/MHz。如果您掌握了这个 .v 文件的接口，它可以在您的 FPGA 设计中作为一个子模块使用。该 IP 核非常紧凑。它是一个 .v 文件，只有不到 1800 行。

  • ZipCPU/openarty Arty 上实现ZipCPU，以及所有 Arty 外围设备的开源驱动程序。

  • chsasank/ARM7 ARM7 TDMI流水线处理器Verilog的实现。

  • nxbyte/ARM-LEGv8 Verilog 编写的 ARM LEGv8 CPU 的源代码。支持的指令包括：LDUR, STUR, ADD, SUB, ORR, AND, CBZ, B, 和NOP.单周期：模拟 ARM LEGv8 单周期 CPU 仅流水线：模拟 ARM LEGv8 多周期/流水线 CPU Pipelined with Hazard Detection and Forwarding Unit：模拟具有危险检测和转发功能的 ARM LEGv8 多周期/流水线 CPU

  • risclite/R8051 8051软核CPU。111 条指令的 700 行语句。完全可合成的 Verilog-2001 内核。

  • freecores/8051 8051软核

  • jmahler/mips-cpu 在 Verilog 中实现的 MIPS CPU

  • lvyufeng/step_into_mips 重庆大学由2017年开始实施的计算机组成原理课程改革实验内容，通过合理的梯度划分，一步一步由单独器件连接构成CPU，最后实现一个简单的MIPS五级流水CPU。

  • ljlin/MIPS48PipelineCPU 冯爱民老师《计算机组成原理A》课程设计 本实验通过工程化方法，使用 verilog 了一个支持 MIPS 指令执行集中 48 条指令，通过转向和支持阻尼冒险的 CPU。

  • olgirard/openmsp430 用 Verilog 编写的16 位微控制器内核。

  • qing-2/CPU 单周期 8指令 MIPS32CPU

  • fallen/tinycpu Tiny CPU 是一个小型的 32 位 CPU，主要用于教育目的。

  • riscv-collab/riscv-gnu-toolchain 用于RISC-V的GNU工具链，包括GCC

  • pulp-platform/pulpino 开源的单核微控制器系统，基于苏黎世联邦理工学院开发的32位RISC-V内核。PULPino可以配置为使用RISCY或零RISCY内核。具有4个流水线级，其IPC接近1，完全支持基本整数指令集（RV32I），压缩指令（RV32C）和乘法指令集扩展（RV32M）。它可以配置为具有单精度浮点指令集扩展（RV32F）。它实现了多个 ISA 扩展，例如：硬件环路、后递增加载和存储指令、位操作指令、MAC 操作、支持定点运算、打包 SIMD 指令和点积。它旨在提高超低功耗信号处理应用的能效。RISCY实现了1.9特权规范的子集。

  • OSCPU/NutShell 国科大学生设计的RISC-V SoC。目前它支持 riscv64/32。

  • microdynamics-cpu/tree-core-ide 用于处理器设计和验证的下一代集成开发环境。它具有多硬件语言支持、开源 IP 管理和易于使用的 RTL 仿真工具集。

  • microdynamics-cpu/tree-core-cpu 从零开始编写的一系列RISC-V软核处理器。现在，我们使用所有开源工具链（凿子，铣削，验证器，NEMU，AM和difftest框架等）进行设计和验证。

硬件_其他

  • zhengnianli/EmbedSummary 精品嵌入式资源汇总

  • thibmaek/awesome-raspberry-pi 树莓派工具、项目、图像和资源的精选列表

  • Lichee-Pi/Tang_FPGA_Examples LicheeTang FPGA例程

  • nf9/police_light Lichee Tang板实现警灯

  • danjulio/lepton/ESP32 基于 ESP32 的热像仪（Lepton 3.5）。

  • larryli/u8g2_wqy 适合 u8g2 的中文字体，采用文泉驿点阵宋体作为源本，提供 12x12、13x13、14x14、15x15 和 16x16 点阵字库。

  • edgeimpulse/example-esp32-cam 在 ESP32 Cam 上构建并运行导出的图像分类

  • lvgl/lvgl 强大且易于使用的嵌入式 GUI 库，具有许多小部件、高级视觉效果（不透明度、抗锯齿、动画）和低内存要求（16K RAM、64K 闪存）。

  • avakar/usbcorev 用 Verilog 编写的全速设备端 USB 外设内核。

  • Kevincoooool/ESP_MASTER ESP32-CAM 带 LVGL 语音/人脸识别红外控制

  • FASTSHIFT/WatchX 开源智能手表, 高质量流畅(60FPS+)的动画效果, 易于扩展的系统框架.

  • MegEngine/MegPeak 测试处理器峰值计算工具，支持OpenCL驱动的arm，x86和GPU。

  • killerp/off_asr 智能遥控器（离线版）本项目基于esp32a1s模组，设计了一个遥控器，除了实现基本的红外遥控功能，人们还能通过语音，手机远程进行红外遥控。同时又加入温度传感器，并支持将温度数据上传云端，使能随时随地查看、分析数据。

  • killerp/smart_control 智能遥控器（在线版）。

  • espressif/esp-skainet 乐鑫推出的智能语音助手，目前支持唤醒词和命令词识别。

  • Neutrino-1/Fitness_Watch 一款基于 esp12E 和 arudino 框架的健身手表。功能包括：自动显示开启和关闭、运动检测、心率传感器、NTP时间同步、触觉反馈、SMTP 电子邮件功能

  • alexforencich/verilog-ethernet 用FPGA实现的 Verilog 以太网组件

  • corundum/corundum 用于网络计算的开源基于 FPGA 的 NIC 和平台

  • MiSTer-devel/Main_MiSTer MiSTer是一个开放项目，旨在使用现代硬件重新创建各种经典计算机、游戏机和街机。它允许软件和游戏图像像在原始硬件上一样运行，使用鼠标、键盘、游戏杆和其他游戏控制器等外围设备。

  • revoxhere/duino-coin 几乎可以用任何东西开采的硬币，包括 Arduino 板。

  • eloquentarduino/EloquentTinyML 用于微控制器的Tensorflow Lite的Eloquent接口，可在arduino上进行机器学习计算推理。

  • ultraembedded/cores: Various HDL (Verilog) IP Cores 各种 HDL (Verilog) IP 核 sram FIFO 接口 I2S USB

  • dawsonjon/fpu Verilog 中可合成的 IEEE 754 浮点库。

  • pebri86/esplay_micro_hardware esplay硬件微版，基于ESP32的游戏机

  • WalkerLau/DetectHumanFaces 采用ARM Cortex-M3软核及FPGA构成了轻量级的实时人脸检测SOC，通过ov5640摄像头采集实时图像，经过检测系统的检测后，将已经框出人脸的实时图像通过HDMI输出到显示器，同时可以通过UART查看检测时间等信息，还能通过板载LED灯查看检测到的人脸数量。

  • Qirun/ARM_Cortex-M3 在FPGA上搭建Cortex-M3软核、图像协处理器，并通过OV5640摄像头采集车牌图像，实现对车牌的识别与结果显示。项目基于Altera DE1 FPGA搭载Cortex-M3软核，依据AHB-Lite总线协议，将LCD1602、RAM、图像协处理器等外设挂载至Cortex-M3。视频采集端，设计写FiFo模块、SDRAM存储与输出、读FiFo模块、灰度处理模块、二值化、VGA显示等模块。最终将400位宽的结果数据（对应20张车牌）存储在RAM中，输出至AHB总线，由Cortex-M3调用并显示识别结果。

  • TimRudy/ice-chips-verilog Verilog 中所有常见分立逻辑器件的库 74LS、74HC、74HCT 系列芯片

  • awrie/fpga_pio 尝试在 FPGA 中重新创建 RP2040 PIO.PIO 代表 Progammaable I/O，它是 RP2040 SoC 的一部分，它比 SPI、I2C、UART 等特定协议的硬件实现灵活得多。它可以实现所有这些协议，甚至更多速度和任何 GPIO 引脚。

  • abnoname/iceZ0mb1e 使用完整的开源 FPGA工具链流程 构建基于 TV80 的演示片上系统，包括使用 SDCC 进行固件编译。

  • brickbots/HandiPi 带键盘和显示屏的手持式 树莓派4 计算机

  • mit-han-lab/tiny-training 256KB 内存下的设备上训练DNN

  • pbatard/rufus 实用程序，可帮助格式化和创建可启动的USB闪存驱动器。

  • mainflux/mainflux 工业物联网消息传递和设备管理平台。用 Go 编写的现代、可扩展、安全、开源且无专利的物联网云平台。

  • ExpressLRS/ExpressLRS 基于 STM32/ESP32/ESP8285 的高性能无线电链路，适用于 RC 应用。它旨在成为最好的 FPV 链接， 它基于梦幻般的 Semtech SX127x/SX1280 LoRa 硬件与乐鑫或 STM32 处理器相结合。使用 LoRa 调制以及减小的数据包大小，它实现了同类最佳范围和延迟.它使用高度优化的无线数据包结构来实现这一点，从而提供同时范围和延迟优势。它支持 900 MHz 和 2.4 GHz 链路，每种链路都有自己的优势。900 MHz 支持最大 200 Hz 的数据包速率，具有更高的穿透率。2.4 GHz 在 EdgeTX 上支持极快的 1000 Hz。拥有 60 多个不同的硬件目标和 13 个硬件制造商，硬件的选择不断增加，不同的硬件适合不同的要求。

  • 1technophile/OpenMQTTGateway MQTT网关，用于ESP8266，ESP32，Sonoff RF Bridge或Arduino，双向433mhz / 315mhz / 868mhz，红外通信，BLE，蓝牙，信标检测，mi flora，mi jia，LYWSD02，LYWSD03MMC，Mi Scale，TPMS，BBQ温度计兼容性，SMS和LORA。

  • coolsnowwolf/lede Lean 的 LEDE 路由器系统的源码仓库。LEDE是OpenWrt 的一个分支。

  • mcxiaoke/mqtt MQTT协议3.1.1中文翻译版，IoT，物联网

  • vernemq/vernemq 基于 Erlang/OTP 的分布式 MQTT 消息代理。专为高质量和工业用例而设计。

  • ZoneMinder/zoneminder 一个免费的开源闭路电视软件应用程序，为Linux开发，支持IP，USB和模拟摄像机。

  • qewer33/qpaperOS 适用于 LILYGO T ESP32 开发板的智能手表固件